- Артикул:00-01103714
- Автор: Сапожников Н.Е.
- Тираж: 300 экз.
- Обложка: Твердая обложка
- Издательство: СНИЯЭиП (все книги издательства)
- Город: Севастополь
- Страниц: 304
- Формат: 60х84 1/16
- Год: 2005
- Вес: 456 г
- Серия: Учебное пособие для ВУЗов (все товары серии)
Развернуть ▼
Рассматривается круг вопросов, связанных с изучением, проектированием и применением функциональных узлов и устройств современной информационной техники. Описывается использование в схемотехнике микросхем программируемой логики, в первую очередь перспективных СБИС с репрограммируемыми структурами. Приведены структуры и схемотехника микропроцессорных систем, микроконтроллеров и БИС/СБИС микропроцессорных комплектов. Значительное место отведено вероятностной форме представления дискретной информации, описанию узлов и устройств вероятностной техники. Показаны достоинства и недостатки вероятностных процессоров, их место в дискретных информационных системах.
Учебное пособие предназначено для студентов и аспирантов схемо и системотехнических специальностей и может быть полезно инженерно-техническому персоналу, занятому разработкой и эксплуатацией специализированных компьютерных и компьютеризованных систем.
См. также Дискретная схемотехника. Часть I
Содержание
Предисловие
Раздел 1. Конфигурирование логических структур
Глава 1. Программируемые логические матрицы (ПЛМ)
Глава 2. Программируемая матричная логика (ПМЛ)
Глава 3. Вентильные матицы с масочным программированием
Глава 4. СБИС со сложными программируемыми структурами
Глава 5. Сложные программируемые логические схемы (CPLD) и СБИС программируемой логики смешанной архитектуры (FLEX и др.)
Глава 6. СБИС программируемой логики типа "система на кристалле"
Глава 7. Интерфейс JTAG. Периферийное сканирование. Программирование и реконфигурирование в системе
Раздел 2. Микропроцессорные БИС/СБИС и их применение в микропроцессорных системах и микроконтроллерах
Глава 8. Принципы построения, структура и функционирование простейшего микропроцессора
Глава 9. Структура и функционирование микропроцессорной системы
Глава 10. Микроконтроллеры
Глава 11. Подключение памяти и В У к шинам МПС и микроконтроллерам
Раздел 3. Интерфейсные БИС/СБИС микропроцессорных систем
Глава 12. Интерфейсы МПС, шинные формирователи и буферные регистры
Глава 13. Параллельные периферийные адаптеры
Глава 14. Программируемые связные адаптеры
Глава 15. Контроллеры прерываний
Глава 16. Контроллеры прямого доступа к памяти (КПДП)
Глава 17. Программируемые интервальные таймеры
Раздел 4. Специализированные вероятностные процессоры
Глава 18. Вероятностные преобразователи и устройства передачи информации
Глава 19. Специализированные вероятностные процессоры для измерения математического ожидания, средней полной мощности и дисперсии случайных сигналов
Глава 20. Вероятностные коррелометры и измерители законов распределения
Глава 21. Вероятностные устройства криптографической защиты информации
Ответы на контрольные вопросы и задания
Литература
5.0
Пока нет отзывов. Будьте первым, кто оставит отзыв.